Quel impact la panne de PCB a-t-elle sur l'intégrité du signal et les performances EMI / EMC?

Panneau PCBest un processus où plusieurs petits PCB sont combinés dans un plus grand panneau pour la fabrication rentable. La panélisation peut améliorer l'efficacité de la production et réduire le coût par planche. Mais, quel est l'impact de la panne de PCB sur l'intégrité du signal et les performances EMI / EMC? Découvons. Premièrement, il est important de comprendre le concept de panélisation. La panne de PCB implique la conception d'un seul grand PCB qui a plusieurs PCB plus petits dessus. Les planches individuelles sont connectées par des onglets ou des perforations cassables, ils peuvent donc être facilement séparés après le processus de fabrication. La panélisation permet au fabricant de produire plusieurs petites planches en même temps, ce qui est rentable et peut entraîner une efficacité de production plus élevée.

Quel impact la panne de PCB a-t-elle sur l'intégrité du signal?

La panélisation peut avoir un impact significatif sur l'intégrité du signal, en fonction de la conception de la carte. La distance supplémentaire entre les cartes plus petites du panneau entraîne des changements dans l'impédance caractéristique des lignes de transmission. De plus, les talons et les vias ajoutés pour la rupture des petites planches peuvent entraîner des réflexions et un signal de distorsion. Le concepteur doit prendre en considération le placement et le routage des traces pour minimiser ces effets.

Quel impact a la panélisation PCB sur les performances EMI / EMC?

La panélisation peut également avoir un impact sur les performances EMI / EMC. L'augmentation des distances entre plusieurs composants sur le panneau peut entraîner des zones de boucle plus élevées et une capacité parasite accrue. Ces facteurs peuvent entraîner une augmentation des émissions électromagnétiques et une diminution de l'immunité à l'interférence externe. Il est important de mettre correctement les boucliers et d'utiliser des techniques EMI / EMC appropriées pour minimiser ces effets.

Comment optimiser la panélisation pour l'intégrité du signal et les performances EMI / EMC?

Il existe plusieurs approches pour optimiser la panélisation pour l'intégrité du signal et les performances EMI / EMC. Tout d'abord, le concepteur doit considérer la distance entre les cartes plus petites du panneau et la garder aussi petite que possible. De plus, des techniques de routage appropriées doivent être utilisées pour minimiser les talons et les via qui peuvent avoir un impact sur l'intégrité du signal. Pour optimiser les performances EMI / EMC, le concepteur doit utiliser des techniques de mise à la terre et un blindage appropriés. En conclusion, la panne de PCB peut améliorer l'efficacité de la production et réduire le coût par planche. Cependant, il y a des défis qui devraient être pris en compte, tels que l'impact sur l'intégrité du signal et les performances EMI / EMC. En utilisant des techniques de panélisation optimisées et des pratiques de conception appropriées, il est possible de minimiser ces défis et d'atteindre une panélisation réussie.

Dans l'industrie de l'électronique, il est important de travailler avec un fabricant qui a de l'expérience dans l'optimisation de la panne de PCB pour l'intégrité du signal et les performances EMI / EMC. Wenzhou Hoshineo LCD-Tech Co., Ltd. est l'un des principaux fabricants de PCB de haute qualité et fournit des services de panélisation PCB spécialisés qui garantissent le plus haut niveau de performance à nos clients. Contactez-nous àsales@hoshineo.comEt laissez-nous vous aider avec vos besoins de panélisation PCB.

Publications scientifiques sur la panélisation PCB

S. Kimura, Y. Kida, K. Igarashi, S. Kurosawa et K. Highyama 2018. "Analyse intégrée du masque de soudure et de la conception de l'onglet de rupture pour le processus d'assemblage de PCB au niveau du panneau." Transactions IEEE sur les composants, la technologie des emballages et de la fabrication 8, no. 4: 616-626.

C. Cheng, Y. Tu, H. Kuo, K. Huang, C. Lee et Y. Sung 2018. "Conception de l'onglet Breakaway pour l'assemblage de PCB panélisé avec des composants contraints." Journal of Electronic Packaging 140, no. 4: 041007.

M. Z. M. Nor, Z. Shah, S. Saat et M. A. M. Piah 2019. "Conception et développement des techniques de panneaux pour la fabrication de PCB." International Journal of Electrical and Computer Engineering 9, no. 1: 383-389.

Y. Yin, K. Wang, X. Liu et Y. Wu 2019. "Une méthode de prise de décision pour la conception du panneau PCB basé sur les contraintes de fabrication." IEEE Access 7: 101608-101617.

S. A. Siddik, R. Islam, M. S. Alam, S. Hossain et S. Islam 2019. International Journal of Engineering & Technology 8, no. 1.1: 112-115.

K. H. Park, Y. S. Park, C. H. Park, J. S. Lee, T. Kim, M. Lee et S. Song 2019. "Un algorithme d'optimisation intelligent pour la panélisation PCB en considérant l'équipement et les contraintes de fabrication réelles." Transactions IEEE sur les composants, la technologie des emballages et de la fabrication 9, no. 9: 1607-1619.

L. Chen, X. Li, Y. Huang et J. Ge 2020. "Routing de panneau PCB par algorithme d'abeille amélioré." IEEE Access 8: 138133-138143.

S. P. S. Prabha, R. Shanmugha Sundaram, G. Gopalakrishnan, S. Athinarayanan et D. Kumari 2020. "Conception de disposition effective de PCB panélifiée en polymère flexible en polymère." Journal of Electronic Materials 49, no. 7: 4263-4276.

C. Sun, K. Xia et L. Yu 2020. "Une méthode de pulvérisation efficace pour l'impression de pâte de soudure dans l'assemblage de PCB au niveau du panneau." Fiabilité de la microélectronique 107: 113589.

V. S. K. Kokati, D. K. Gajjar et Y. Joshi 2021. "Emplacement et routage minimisé dans le temps des composants dans l'assemblage PCB panélisé pour un délai plus rapide pour le commercialiser." Journal of Electronic Packaging 143, no. 1: 011004.

D. K. Gajjar, V. S. K. Kokati et Y. Joshi. 2021. "Planification de l'assemblage du panneau à l'aide d'une approche d'apprentissage du renforcement pour l'assemblage de PCB commercial." Transactions IEEE sur les composants, la technologie des emballages et de la fabrication, 11, no. 5, 773-783.